פֿאַרשטיין MOSFET אין איין אַרטיקל

מאַכט סעמיקאַנדאַקטער דעוויסעס זענען וויידלי געניצט אין אינדוסטריע, קאַנסאַמשאַן, מיליטעריש און אנדערע פעלדער, און האָבן אַ הויך סטראַטידזשיק שטעלע. לאָמיר נעמען אַ קוק אין די קוילעלדיק בילד פון מאַכט דעוויסעס פֿון אַ בילד:

מאַכט סעמיקאַנדאַקטער דעוויסעס קענען זיין צעטיילט אין פול טיפּ, האַלב-קאַנטראָולד טיפּ און ניט-קאַנטראָולאַבאַל טיפּ לויט די גראַד פון קאָנטראָל פון קרייַז סיגנאַלז. אָדער לויט די סיגנאַל פּראָפּערטיעס פון די דרייווינג קרייַז, עס קענען זיין צעטיילט אין וואָולטידזש-געטריבן טיפּ, קראַנט-געטריבן טיפּ, עטק.

קלאַסאַפאַקיישאַן	טיפּ	ספּעציעלע מאַכט סעמיקאַנדאַקטער דעוויסעס
קאַנטראָולאַביליטי פון עלעקטריקאַל סיגנאַלז	האַלב-קאַנטראָולד טיפּ	SCR
	גאַנץ קאָנטראָל	GTO, GTR, MOSFET, IGBT
	אַנקאַנטראָולאַבאַל	מאַכט דיאָדע
דרייווינג סיגנאַל פּראָפּערטיעס	וואָולטידזש געטריבן טיפּ	IGBT, MOSFET, SITH
דרייווינג סיגנאַל פּראָפּערטיעס	קראַנט געטריבן טיפּ	SCR, GTO, GTR
עפעקטיוו סיגנאַל וואַוועפאָרם	דויפעק צינגל טיפּ	SCR, GTO
עפעקטיוו סיגנאַל וואַוועפאָרם	עלעקטראָניש קאָנטראָל טיפּ	GTR, MOSFET, IGBT
סיטואַטיאָנס אין וואָס קראַנט-קעריינג עלעקטראָנס אָנטייל נעמען	בייפּאָולער מיטל	מאַכט דיאָדע, SCR, GTO, GTR, BSIT, BJT
	וניפּאָלאַר מיטל	MOSFET, SIT
	קאָמפּאָסיטע מיטל	MCT, IGBT, SITH און IGCT

פאַרשידענע מאַכט סעמיקאַנדאַקטער דעוויסעס האָבן פאַרשידענע קעראַקטעריסטיקס אַזאַ ווי וואָולטידזש, קראַנט קאַפּאַציטעט, ימפּידאַנס פיייקייט און גרייס. אין פאַקטיש נוצן, צונעמען דעוויסעס דאַרפֿן צו זיין אויסגעקליבן לויט פאַרשידענע פעלדער און באדערפענישן.

פאַרשידענע קעראַקטעריסטיקס פון פאַרשידענע מאַכט סעמיקאַנדאַקטער דעוויסעס

די סעמיקאַנדאַקטער אינדוסטריע האט דורכגעגאנגען דריי דורות פון מאַטעריאַל ענדערונגען זינט זייַן געבורט. ביז איצט, דער ערשטער סעמיקאַנדאַקטער מאַטעריאַל רעפּריזענטיד דורך סי איז נאָך דער הויפּט געניצט אין די פעלד פון מאַכט סעמיקאַנדאַקטער דעוויסעס.

סעמיקאַנדאַקטער מאַטעריאַל		באַנדגאַפּ (eV)	מעלטינג פונט (ק)	הויפּט אַפּלאַקיישאַן
1 דור סעמיקאַנדאַקטער מאַטעריאַלס	Ge	1.1	1221	נידעריק וואָולטידזש, נידעריק אָפטקייַט, מיטל מאַכט טראַנזיסטערז, פאָטאָדעטעקטאָרס
2 דור סעמיקאַנדאַקטער מאַטעריאַלס	Si	0.7	1687
3 דור סעמיקאַנדאַקטער מאַטעריאַלס	GaAs	1.4	1511	מייקראַווייוו, מילאַמיטער כוואַליע דעוויסעס, ליכט-ימיטינג דעוויסעס
	SiC	3.05	2826	1. הויך-טעמפּעראַטור, הויך-אָפטקייַט, ראַדיאַציע-קעגנשטעליק הויך-מאַכט דעוויסעס 2. בלוי, מיינונג, פיאַלקע ליכט-ימיטינג דייאָודז, סעמיקאַנדאַקטער לייזערז
	GaN	3.4	1973
	אַין	6.2	2470
	C	5.5	~3800
	ZnO	3.37	2248

סאַמערייז די קעראַקטעריסטיקס פון האַלב-קאַנטראָולד און גאָר קאַנטראָולד מאַכט דעוויסעס:

מיטל טיפּ	SCR	GTR	MOSFET	IGBT
קאָנטראָל טיפּ	דויפעק צינגל	קראַנט קאָנטראָל	וואָולטידזש קאָנטראָל	פילם צענטער
זיך-שאַטאָפף שורה	קאָממוטאַטיאָן שאַטדאַון	זיך-שאַטדאַון מיטל	זיך-שאַטדאַון מיטל	זיך-שאַטדאַון מיטל
ארבעטן אָפטקייַט	＜1 כז	＜30 כז	20 כז-מהז	＜40 כז
דרייווינג מאַכט	קליין	גרויס	קליין	קליין
סוויטשינג לאָססעס	גרויס	גרויס	גרויס	גרויס
קאַנדאַקשאַן אָנווער	קליין	קליין	גרויס	קליין
וואָולטידזש און קראַנט מדרגה	最大	גרויס	מינימום	מער
טיפּיש אַפּלאַקיישאַנז	מיטל אָפטקייַט ינדאַקשאַן באַהיצונג	אַפּס אָפטקייַט קאַנווערטער	סוויטשינג מאַכט צושטעלן	אַפּס אָפטקייַט קאַנווערטער
פּרייַז	לאָואַסט	נידעריקער	אין מיטן	די מערסט טייַער
קאַנדאַקטאַנס מאַדזשאַליישאַן ווירקונג	האָבן	האָבן	גאָרניט	האָבן

באַקומען צו וויסן MOSFETs

MOSFET האט הויך אַרייַנשרייַב ימפּידאַנס, נידעריק ראַש און גוט טערמאַל פעסטקייַט; עס האט אַ פּשוט מאַנופאַקטורינג פּראָצעס און שטאַרק ראַדיאַציע, אַזוי עס איז יוזשאַוואַלי געניצט אין אַמפּלאַפייער סערקאַץ אָדער סוויטשינג סערקאַץ;

(1) הויפּט סעלעקציע פּאַראַמעטערס: פליסן-מקור וואָולטידזש VDS (וויטסטאַנד וואָולטידזש), ID קעסיידערדיק ליקאַדזש קראַנט, RDS (אויף) אויף-קעגנשטעל, סיסס אַרייַנשרייַב קאַפּאַסאַטאַנס (קנופּ קאַפּאַסאַטאַנס), קוואַליטעט פאַקטאָר FOM = Ron * Qg, עטק.

(2) לויט צו פאַרשידענע פּראַסעסאַז, עס איז צעטיילט אין טרענטשמאָס: טרענטש מאָספעט, דער הויפּט אין די נידעריק וואָולטידזש פעלד ין 100וו; SGT (ספּליט גייט) מאָספעט: שפּאַלטן טויער מאָספעט, דער הויפּט אין די מיטל און נידעריק וואָולטידזש פעלד ין 200וו; SJ MOSFET: סופּער קנופּ מאָספעט, דער הויפּט אין די הויך וואָולטידזש פעלד 600-800וו;

אין אַ סוויטשינג מאַכט צושטעלן, אַזאַ ווי אַ עפענען-פליסן קרייַז, די פליסן איז פארבונדן צו די מאַסע בעשאָלעם, וואָס איז גערופן אַ עפענען-פליסן. אין אַן אָפֿן פליסן קרייַז, קיין ענין ווי הויך די וואָולטידזש די מאַסע איז פארבונדן, די מאַסע קראַנט קענען זיין אויסגעדרייט אויף און אַוועק. עס איז אַן אידעאל אַנאַלאָג סוויטשינג מיטל. דאָס איז דער פּרינציפּ פון MOSFET ווי אַ סוויטשינג מיטל.

אין טערמינען פון מאַרק טיילן, MOSFETs זענען כּמעט אַלע קאַנסאַנטרייטאַד אין די הענט פון הויפּט אינטערנאַציאָנאַלע מאַניאַפאַקטשערערז. צווישן זיי, ינפינעאָן קונה יר (אמעריקאנער ינטערנאַטיאָנאַל רעקטאַפייער פֿירמע) אין 2015 און געווארן דער ינדאַסטרי פירער. ON Semiconductor אויך געענדיקט די אַקוואַזישאַן פון Fairchild Semiconductor אין סעפטעמבער 2016. , די מאַרק ייַנטיילן דזשאַמפּט צו צווייט פּלאַץ, און דעמאָלט די פארקויפונג ראַנגקינגז זענען Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, אאז"ו ו;

מיינסטרים MOSFET בראַנדז זענען צעטיילט אין עטלעכע סעריע: אמעריקאנער, יאַפּאַניש און קאָרעיִש.

אמעריקאנער סעריע: ינפינעאָן, יר, פאַירטשילד, ON סעמיקאַנדאַקטער, סט, טי, פּי, אַאָס, אאז"ו ו;

יאַפּאַניש: טאָשיבאַ, רענעסאַס, ראָהם, אאז"ו ו;

קאָרעיִש סעריע: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA

MOSFET פּעקל קאַטעגאָריעס

לויט די וועג עס איז אינסטאַלירן אויף די פּקב ברעט, עס זענען צוויי הויפּט טייפּס פון MOSFET פּאַקאַדזשאַז: צאַפּן-אין (דורך האָלע) און ייבערפלאַך אָנקלאַפּן (סורפאַסע בארג). ,

די צאַפּן-אין טיפּ מיטל אַז די פּינס פון די MOSFET פאָרן דורך די מאַונטינג האָלעס פון די פּקב ברעט און זענען וועלדעד צו די פּקב ברעט. פּראָסט פּלוג-אין פּאַקאַדזשאַז אַרייַננעמען: צווייענדיק אין-שורה פּעקל (DIP), טראַנסיסטאָר אַוטליין פּעקל (TO) און שטיפט גריד מענגע פּעקל (PGA).

פּלוג-אין פּאַקקאַגינג

ייבערפלאַך מאַונטינג איז ווו די MOSFET פּינס און היץ דיסיפּיישאַן פלאַנדזש זענען וועלדעד צו די פּאַדס אויף די ייבערפלאַך פון די פּקב ברעט. טיפּיש ייבערפלאַך אָנקלאַפּן פּאַקאַדזשאַז אַרייַננעמען: טראַנזיסטאָר אַוטליין (D-PAK), קליין אַוטליין טראַנזיסטאָר (SOT), קליין אַוטליין פּעקל (SOP), קוואַד פלאַך פּעקל (QFP), פּלאַסטיק לידיד שפּאָן טרעגער (PLCC), עטק.

ייבערפלאַך בארג פּעקל

מיט דער אַנטוויקלונג פון טעכנאָלאָגיע, פּקב באָרדז אַזאַ ווי מאָטהערבאָאַרדס און graphics קאַרדס דערווייַל נוצן ווייניקער און ווייניקער דירעקט פּלוג-אין פּאַקקאַגינג, און מער ייבערפלאַך אָנקלאַפּן פּאַקקאַגינג איז געניצט.

1. צווייענדיק אין-שורה פּעקל (דיפּ)

די טונקען פּעקל האט צוויי ראָוז פון פּינס און דאַרף זיין ינסערטאַד אין אַ שפּאָן כאָלעל מיט אַ טונקען סטרוקטור. זייַן דעריוויישאַן אופֿן איז SDIP (Shrink DIP), וואָס איז אַ ייַנשרומפּן טאָפּל-אין-שורה פּעקל. די שטיפט געדיכטקייַט איז 6 מאל העכער ווי די פון טונקען.

טונקען פּאַקקאַגינג סטרוקטור פארמען אַרייַננעמען: מולטי-שיכטע סעראַמיק צווייענדיק-אין-שורה טונקען, איין-שיכטע סעראַמיק צווייענדיק-אין-שורה טונקען, פירן ראַם טונקען (אַרייַנגערעכנט גלאז-סעראַמיק סילינג טיפּ, פּלאַסטיק ענקאַפּסולאַטיאָן סטרוקטור טיפּ, סעראַמיק נידעריק-מעלטינג גלאז ענקאַפּסולאַטיאָן טיפּ) עטק די כאַראַקטעריסטיש פון טונקען פּאַקקאַגינג איז אַז עס קענען לייכט פאַרשטיין דורך-לאָך וועלדינג פון פּקב באָרדז און האט גוט קאַמפּאַטאַבילאַטי מיט די מאָטהערבאָאַרד.

אָבער, ווייַל די פּאַקקאַגינג געגנט און גרעב זענען לעפיערעך גרויס, און די פּינס זענען לייכט דאַמידזשד בעשאַס די פּלאַגינג און אַנפּלאַגינג פּראָצעס, די רילייאַבילאַטי איז נעבעך. אין דער זעלביקער צייַט, רעכט צו דער השפּעה פון דעם פּראָצעס, די נומער פון פּינס בכלל טוט נישט יקסיד 100. דעריבער, אין דעם פּראָצעס פון הויך ינטאַגריישאַן פון די עלעקטראָניש אינדוסטריע, דיפּ פּאַקקאַגינג האט ביסלעכווייַז וויטדראָן פון דער בינע פון געשיכטע.

2. טראַנסיסטאָר אַוטליין פּעקל (צו)

פרי פּאַקקאַגינג ספּעסאַפאַקיישאַנז, אַזאַ ווי TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, אאז"ו ו זענען אַלע פּלוג-אין פּאַקקאַגינג דיזיינז.

TO-3P/247: עס איז אַ קאַמאַנלי געניצט פּאַקקאַגינג פאָרעם פֿאַר מיטל-הויך וואָולטידזש און הויך-קראַנט MOSFETs. דער פּראָדוקט האט די טשאַראַקטעריסטיקס פון הויך וויטסטאַנד וואָולטידזש און שטאַרק ברייקדאַון קעגנשטעל. ;

TO-220/220F: TO-220F איז אַ גאָר פּלאַסטיק פּעקל, און עס איז ניט דאַרפֿן צו לייגן אַ ינסאַלייטינג בלאָק ווען איר ינסטאַלירן עס אויף אַ קאַלאָריפער; TO-220 האט אַ מעטאַל בויגן פארבונדן צו די מיטל שטיפט, און אַ ינסאַלייטינג בלאָק איז פארלאנגט ווען איר ינסטאַלירן די קאַלאָריפער. די MOSFETs פון די צוויי פּעקל סטיילז האָבן ענלעך אַפּיראַנסאַז און קענען זיין ינטערטשיינדזשאַבלי געוויינט. ;

TO-251: דעם פּאַקידזשד פּראָדוקט איז דער הויפּט געניצט צו רעדוצירן קאָס און רעדוצירן פּראָדוקט גרייס. עס איז דער הויפּט געניצט אין ינווייראַנמאַנץ מיט מיטל וואָולטידזש און הויך קראַנט אונטער 60A און הויך וואָולטידזש אונטער 7N. ;

TO-92: דעם פּעקל איז בלויז געניצט פֿאַר נידעריק-וואָולטידזש MOSFET (קראַנט אונטער 10 אַ, וויטסטאַנד וואָולטידזש אונטער 60 וו) און הויך-וואָולטידזש 1N60/65, אין סדר צו רעדוצירן קאָס.

אין די לעצטע יאָרן, רעכט צו דער הויך וועלדינג קאָס פון די צאַפּן-אין פּאַקקאַגינג פּראָצעס און ערגער היץ דיסיפּיישאַן פאָרשטעלונג צו לאַטע-טיפּ פּראָדוקטן, די פאָדערונג אין די ייבערפלאַך בארג מאַרק איז פארבליבן צו פאַרגרעסערן, וואָס אויך געפֿירט צו דער אַנטוויקלונג פון TO פּאַקקאַגינג. אין ייבערפלאַך אָנקלאַפּן פּאַקקאַגינג.

TO-252 (אויך גערופן D-PAK) און TO-263 (D2PAK) זענען ביידע ייבערפלאַך אָנקלאַפּן פּאַקאַדזשאַז.

צו פּעקל פּראָדוקט אויסזען

TO252/D-PAK איז אַ פּלאַסטיק שפּאָן פּעקל וואָס איז אָפט געניצט פֿאַר פּאַקקאַגינג מאַכט טראַנזיסטערז און וואָולטידזש סטייבאַלייזינג טשיפּס. עס איז איינער פון די קראַנט מיינסטרים פּאַקאַדזשאַז. די MOSFET ניצן דעם פּאַקקאַגינג אופֿן האט דריי ילעקטראָודז, טויער (ג), פליסן (ד) און מקור (S). די פליסן (ד) שטיפט איז שנייַדן אַוועק און נישט געניצט. אַנשטאָט, די היץ זינקען אויף די צוריק איז געניצט ווי די פליסן (ד), וואָס איז גלייַך וועלדעד צו די פּקב. אויף די איין האַנט, עס איז געניצט צו פּראָדוצירן גרויס קעראַנץ, און אויף די אנדערע האַנט, עס דיסאַפּייץ היץ דורך די פּקב. דעריבער, עס זענען דריי D-PAK פּאַדס אויף די פּקב, און די פליסן (D) בלאָק איז גרעסערע. זייַן פּאַקקאַגינג ספּעסאַפאַקיישאַנז זענען ווי גייט:

TO-252/D-PAK פּעקל גרייס ספּעסאַפאַקיישאַנז

TO-263 איז אַ וואַריאַנט פון TO-220. עס איז דער הויפּט דיזיינד צו פֿאַרבעסערן פּראָדוקציע עפעקטיווקייַט און היץ דיסיפּיישאַן. עס שטיצט גאָר הויך קראַנט און וואָולטידזש. עס איז מער געוויינטלעך אין מיטל-וואָולטידזש הויך-קראַנט MOSFETs אונטער 150 אַ און העכער 30 וו. אין אַדישאַן צו D2PAK (TO-263AB), עס אויך כולל TO263-2, TO263-3, TO263-5, TO263-7 און אנדערע סטיילז, וואָס זענען סאַבאָרדאַנייט צו TO-263, דער הויפּט רעכט צו דער פאַרשידענע נומער און דיסטאַנסע פון פּינס. .

TO-263/D2PAK פּעקל גרייס ספּעסאַפאַקיישאַנז

TO-263/D2PAK פּעקל גרייס באַשרייַבונגs

3. שפּילקע גריד מענגע פּעקל (PGA)

עס זענען קייפל קוואַדראַט מענגע פּינס ין און אַרויס די PGA (Pin Grid Array Package) שפּאָן. יעדער קוואַדראַט מענגע שטיפט איז עריינדזשד אין אַ זיכער ווייַטקייט אַרום די שפּאָן. דעפּענדינג אויף די נומער פון פּינס, עס קענען זיין געשאפן אין 2-5 קרייזן. בעשאַס ינסטאַלירונג, נאָר אַרייַנלייגן די שפּאָן אין די ספּעציעל פּגאַ כאָלעל. עס האט די אַדוואַנטידזשיז פון גרינג פּלאַגינג און אַנפּלאַגינג און הויך רילייאַבילאַטי, און קענען אַדאַפּט צו העכער פריקוואַנסיז.

PGA פּעקל נוסח

רובֿ פון זייַן שפּאָן סאַבסטרייץ זענען געמאכט פון סעראַמיק מאַטעריאַל, און עטלעכע נוצן ספּעציעל פּלאַסטיק סמאָלע ווי די סאַבסטרייט. אין טערמינען פון טעכנאָלאָגיע, די שטיפט צענטער דיסטאַנסע איז יוזשאַוואַלי 2.54 מם, און די נומער פון פּינס ריינדזשאַז פון 64 צו 447. די כאַראַקטעריסטיש פון דעם טיפּ פון פּאַקקאַגינג איז אַז די קלענערער די פּאַקקאַגינג געגנט (באַנד), די נידעריקער די מאַכט קאַנסאַמשאַן (פאָרשטעלונג). ) עס קענען וויטסטאַנד, און וויצע ווערסאַ. דעם פּאַקקאַגינג נוסח פון טשיפּס איז געווען מער געוויינטלעך אין די פרי טעג, און איז מערסטנס געניצט פֿאַר פּאַקקאַגינג פּראָדוקטן מיט הויך מאַכט קאַנסאַמשאַן אַזאַ ווי קפּוס. פֿאַר בייַשפּיל, ינטעל ס 80486 און פּענטיום אַלע נוצן דעם פּאַקקאַגינג סטיל; עס איז נישט וויידלי אנגענומען דורך MOSFET מאַניאַפאַקטשערערז.

4. קליין אַוטליין טראַנסיסטאָר פּאַקקאַגע (SOT)

סאָט (קליין אָוט-לינע טראַנסיסטאָר) איז אַ פּאַטש טיפּ קליין מאַכט טראַנזיסטאָר פּעקל, דער הויפּט אַרייַנגערעכנט סאָט23, סאָט89, סאָט143, סאָט25 (ד"ה סאָט23-5), אאז"ו ו. דערייווד, וואָס זענען קלענערער אין גרייס ווי TO פּאַקאַדזשאַז.

SOT פּעקל טיפּ

SOT23 איז אַ קאַמאַנלי געוויינט טראַנזיסטאָר פּעקל מיט דריי פליגל-שייפּט פּינס, ניימלי קאַלעקטער, עמיטטער און באַזע, וואָס זענען ליסטעד אויף ביידע זייטן פון די לאַנג זייַט פון די קאָמפּאָנענט. צווישן זיי, די ימיטער און באַזע זענען אויף דער זעלביקער זייַט. זיי זענען פּראָסט אין נידעריק-מאַכט טראַנזיסטערז, פעלד ווירקונג טראַנזיסטערז און קאָמפּאָסיטע טראַנזיסטערז מיט רעסיסטאָר נעטוואָרקס. זיי האָבן גוט שטאַרקייַט אָבער נעבעך סאַדעראַביליטי. דער אויסזען איז געוויזן אין פיגורע (אַ) אונטן.

SOT89 האט דריי קורץ פּינס פונאנדערגעטיילט אויף איין זייַט פון די טראַנזיסטאָר. די אנדערע זייַט איז אַ מעטאַל היץ זינקען פארבונדן צו די באַזע צו פאַרגרעסערן היץ דיסיפּיישאַן פיייקייט. עס איז פּראָסט אין סיליציום מאַכט ייבערפלאַך אָנקלאַפּן טראַנזיסטערז און איז פּאַסיק פֿאַר העכער מאַכט אַפּלאַקיישאַנז. דער אויסזען איז געוויזן אין פיגורע (ב) אונטן. ;

SOT143 האט פיר קורץ פליגל-שייפּט פּינס, וואָס זענען געפירט אויס פון ביידע זייטן. די ברייט סוף פון די שטיפט איז דער קאַלעקטער. דעם טיפּ פון פּעקל איז פּראָסט אין הויך-אָפטקייַט טראַנזיסטערז, און זייַן אויסזען איז געוויזן אין פיגורע (C) אונטן. ;

SOT252 איז אַ הויך-מאַכט טראַנזיסטאָר מיט דריי פּינס לידינג פון איין זייַט, און די מיטל שטיפט איז קירצער און איז דער קאַלעקטער. פאַרבינדן צו די גרעסערע שטיפט אין די אנדערע סוף, וואָס איז אַ קופּער בויגן פֿאַר היץ דיסיפּיישאַן, און זייַן אויסזען איז ווי געוויזן אין פיגורע (ד) אונטן.

פּראָסט סאָט פּעקל אויסזען פאַרגלייַך

די פיר-וואָקזאַל SOT-89 MOSFET איז אָפט געניצט אויף מאָטהערבאָאַרדס. זייַן ספּעסאַפאַקיישאַנז און דימענשאַנז זענען ווי גייט:

SOT-89 MOSFET גרייס ספּעסאַפאַקיישאַנז ( אַפּאַראַט: מם)

5. קליין אַוטליין פּעקל (SOP)

SOP (Small Out-Line Package) איז איינער פון די ייבערפלאַך אָנקלאַפּן פּאַקאַדזשאַז, אויך גערופן SOL אָדער DFP. די פּינס זענען ציען אויס פון ביידע זייטן פון די פּעקל אין אַ מעווע פליגל פאָרעם (ל פאָרעם). די מאַטעריאַלס זענען פּלאַסטיק און סעראַמיק. SOP פּאַקקאַגינג סטאַנדאַרדס אַרייַננעמען SOP-8, SOP-16, SOP-20, SOP-28, אאז"ו ו. די נומער נאָך SOP ינדיקייץ די נומער פון פּינס. רובֿ MOSFET SOP פּאַקידזשיז אַדאַפּט SOP-8 ספּעסאַפאַקיישאַנז. די אינדוסטריע אָפט אָמיט "פּ" און אַבריוויייץ עס ווי SO (קליין אָוט-ליניע).

SOP-8 פּעקל גרייס

SO-8 איז געווען ערשטער דעוועלאָפּעד דורך PHILIP פֿירמע. עס איז פּאַקידזשד אין פּלאַסטיק, האט קיין היץ דיסיפּיישאַן דנאָ טעלער און האט אַ נידעריק היץ דיסיפּיישאַן. עס איז בכלל געניצט פֿאַר נידעריק-מאַכט MOSFETs. שפּעטער, נאָרמאַל ספּעסאַפאַקיישאַנז אַזאַ ווי TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP), עטק זענען ביסלעכווייַז דערייווד; צווישן זיי, TSOP און TSSOP זענען אָפט געניצט אין MOSFET פּאַקקאַגינג.

SOP-דערייווד ספּעסאַפאַקיישאַנז קאַמאַנלי געניצט פֿאַר MOSFETs

6. קוואַד פלאַך פּאַקקאַגע (QFP)

די דיסטאַנסע צווישן שפּאָן פּינס אין QFP (פּלאַסטיק קוואַד פלאַט פּאַקקאַגע) פּעקל איז זייער קליין און די פּינס זענען זייער דין. עס איז בכלל געניצט אין גרויס-וואָג אָדער הינטער-גרויס ינאַגרייטיד סערקאַץ, און די נומער פון פּינס איז בכלל מער ווי 100. טשיפּס פּאַקידזשד אין דעם פאָרעם מוזן נוצן סמט ייבערפלאַך מאַונטינג טעכנאָלאָגיע צו סאַדער די שפּאָן צו די מאָטהערבאָאַרד. דעם פּאַקקאַגינג אופֿן האט פיר הויפּט קעראַקטעריסטיקס: ① עס איז פּאַסיק פֿאַר סמד ייבערפלאַך מאַונטינג טעכנאָלאָגיע צו ינסטאַלירן וויירינג אויף פּקב קרייַז באָרדז; ② עס איז פּאַסיק פֿאַר הויך-אָפטקייַט נוצן; ③ עס איז גרינג צו אַרבעטן און האט הויך רילייאַבילאַטי; ④ די פאַרהעלטעניש צווישן די שפּאָן געגנט און די פּאַקקאַגינג געגנט איז קליין. ווי די PGA פּאַקקאַגינג אופֿן, דעם פּאַקקאַגינג אופֿן ראַפּס די שפּאָן אין אַ פּלאַסטיק פּעקל און קענען נישט דיסאַפּייט די היץ דזשענערייטאַד ווען די שפּאָן אַרבעט אין אַ בייַצייַטיק שטייגער. עס ריסטריקץ די פֿאַרבעסערונג פון MOSFET פאָרשטעלונג; און די פּלאַסטיק פּאַקקאַגינג זיך ינקריסיז די גרייס פון די מיטל, וואָס טוט נישט טרעפן די באדערפענישן פֿאַר דער אַנטוויקלונג פון סעמיקאַנדאַקטערז אין דער ריכטונג פון ליכט, דין, קורץ און קליין. אין דערצו, דעם טיפּ פון פּאַקקאַגינג אופֿן איז באזירט אויף אַ איין שפּאָן, וואָס האט די פראבלעמען פון נידעריק פּראָדוקציע עפעקטיווקייַט און הויך פּאַקקאַגינג קאָס. דעריבער, QFP איז מער פּאַסיק פֿאַר נוצן אין דיגיטאַל לאָגיק לסי סערקאַץ אַזאַ ווי מייקראָופּראַסעסערז / טויער ערייז, און איז אויך פּאַסיק פֿאַר פּאַקקאַגינג אַנאַלאָג לסי קרייַז פּראָדוקטן אַזאַ ווי VTR סיגנאַל פּראַסעסינג און אַודיאָ סיגנאַל פּראַסעסינג.

7 、 קוואַד פלאַך פּעקל אָן לידז (QFN)

די QFN (קוואַד פלאַט ניט-לידיד פּעקל) פּעקל איז יקוויפּט מיט ילעקטראָוד קאָנטאַקטן אויף אַלע פיר זייטן. זינט עס זענען קיין לידז, די מאַונטינג געגנט איז קלענערער ווי QFP און די הייך איז נידעריקער ווי QFP. צווישן זיי, סעראַמיק QFN איז אויך גערופן LCC (Leadless Chip Carriers), און נידעריק-פּרייַז פּלאַסטיק QFN ניצן גלאז יפּאַקסי סמאָלע געדרוקט סאַבסטרייט באַזע מאַטעריאַל איז גערופֿן פּלאַסטיק LCC, PCLC, P-LCC, עטק. טעכנאָלאָגיע מיט קליין בלאָק גרייס, קליין באַנד און פּלאַסטיק ווי סילינג מאַטעריאַל. QFN איז דער הויפּט געניצט פֿאַר ינאַגרייטיד קרייַז פּאַקקאַגינג, און MOSFET וועט נישט זיין געוויינט. אָבער, ווייַל ינטעל פארגעלייגט אַן ינאַגרייטיד שאָפער און MOSFET לייזונג, עס לאָנטשט DrMOS אין אַ QFN-56 פּעקל ("56" רעפערס צו די 56 קשר פּינס אויף די צוריק פון די שפּאָן).

עס זאָל זיין אנגעוויזן אַז די QFN פּעקל האט די זעלבע פונדרויסנדיק פירן קאַנפיגיעריישאַן ווי די הינטער-דין קליין אַוטליין פּעקל (TSSOP), אָבער די גרייס איז 62% קלענערער ווי די TSSOP. לויט QFN מאָדעלינג דאַטן, זייַן טערמאַל פאָרשטעלונג איז 55% העכער ווי די פון TSSOP פּאַקקאַגינג, און זייַן עלעקטריקאַל פאָרשטעלונג (ינדוקטאַנסע און קאַפּאַסאַטאַנס) זענען ריספּעקטיוולי 60% און 30% העכער ווי TSSOP פּאַקקאַגינג. די ביגאַסט כיסאָרן איז אַז עס איז שווער צו פאַרריכטן.

DrMOS אין QFN-56 פּעקל

טראַדיציאָנעל דיסקרעטע דק / דק סטעפּ-אַראָפּ סוויטשינג מאַכט סאַפּלייז קענען נישט טרעפן די רעקווירעמענץ פֿאַר העכער מאַכט געדיכטקייַט, און זיי קענען נישט סאָלווע די פּראָבלעם פון פּעראַסיטיק פּאַראַמעטער יפעקץ אין הויך סוויטשינג פריקוואַנסיז. מיט די כידעש און פּראָגרעס פון טעכנאָלאָגיע, עס איז געווארן אַ פאַקט צו ויסשטימען דריווערס און MOSFETs צו בויען מולטי-שפּאָן מאַדזשולז. דעם ינאַגריישאַן אופֿן קענען ראַטעווען היפּש פּלאַץ און פאַרגרעסערן מאַכט קאַנסאַמשאַן געדיכטקייַט. דורך די אַפּטאַמאַזיישאַן פון דריווערס און MOSFETs, עס איז געווארן אַ פאַקט. מאַכט עפעקטיווקייַט און הויך-קוואַליטעט דק קראַנט, דאָס איז DrMOS ינאַגרייטיד שאָפער IC.

Renesas 2nd דור DrMOS

די QFN-56 לעאַדלעסס פּעקל מאכט דרמאָס טערמאַל ימפּידאַנס זייער נידעריק; מיט ינערלעך דראָט באַנדינג און קופּער קלעמערל פּלאַן, פונדרויסנדיק פּקב וויירינג קענען זיין מינאַמייזד, דערמיט רידוסינג ינדאַקטאַנס און קעגנשטעל. אין דערצו, די טיף-קאַנאַל סיליציום MOSFET פּראָצעס געניצט קענען אויך באטייטיק רעדוצירן קאַנדאַקשאַן, סוויטשינג און טויער אָפּצאָל לאָססעס; עס איז קאַמפּאַטאַבאַל מיט אַ פאַרשיידנקייַט פון קאַנטראָולערז, קענען דערגרייכן פאַרשידענע אַפּערייטינג מאָדעס און שטיצט אַקטיוו פאַסע קאַנווערזשאַן מאָדע אַפּס (אַוטאָ פאַסע סוויטשינג). אין אַדישאַן צו QFN פּאַקקאַגינג, ביילאַטעראַל פלאַך קיין פירן פּאַקקאַגינג (DFN) איז אויך אַ נייַע עלעקטראָניש פּאַקקאַגינג פּראָצעס וואָס איז וויידלי געניצט אין פאַרשידן קאַמפּאָונאַנץ פון ON סעמיקאַנדאַקטער. קאַמפּערד מיט QFN, DFN האט ווייניקערע פירן-אויס ילעקטראָודז אויף ביידע זייטן.

8 、 פּלאַסטיק לידיד טשיפּ קאַריער (PLCC)

PLCC (Plastic Quad Flat Package) האט אַ קוואַדראַט פאָרעם און איז פיל קלענערער ווי די טונקען פּעקל. עס האט 32 פּינס מיט פּינס אַרום. די פּינס זענען געפירט אויס פון די פיר זייטן פון די פּעקל אין אַ ה-פאָרעם. עס איז אַ פּלאַסטיק פּראָדוקט. די שטיפט צענטער דיסטאַנסע איז 1.27 מם, און די נומער פון פּינס ריינדזשאַז פון 18 צו 84. די דזש-שייפּט פּינס זענען נישט לייכט דיפאָרמד און זענען גרינגער צו אַרבעטן ווי QFP, אָבער די אויסזען דורכקוק נאָך וועלדינג איז מער שווער. PLCC פּאַקקאַגינג איז פּאַסיק פֿאַר ינסטאָלינג וויירינג אויף פּקב ניצן סמט ייבערפלאַך מאַונטינג טעכנאָלאָגיע. עס האט די אַדוואַנטידזשיז פון קליין גרייס און הויך רילייאַבילאַטי. PLCC פּאַקקאַגינג איז לעפיערעך פּראָסט און איז געניצט אין לאָגיק לסי, דלד (אָדער פּראָגראַם לאָגיק מיטל) און אנדערע סערקאַץ. דעם פּאַקקאַגינג פאָרעם איז אָפט געניצט אין מאָטהערבאָאַרד בייאָוס, אָבער עס איז דערווייַל ווייניקער פּראָסט אין MOSFETs.

ענקאַפּסולאַטיאָן און פֿאַרבעסערונג פֿאַר מיינסטרים ענטערפּריסעס

רעכט צו דער אַנטוויקלונג גאַנג פון נידעריק וואָולטידזש און הויך קראַנט אין קפּוס, MOSFETs זענען פארלאנגט צו האָבן גרויס רעזולטאַט קראַנט, נידעריק קעגנשטעל, נידעריק היץ דור, שנעל היץ דיסיפּיישאַן און קליין גרייס. אין אַדישאַן צו פֿאַרבעסערן שפּאָן פּראָדוקציע טעכנאָלאָגיע און פּראַסעסאַז, MOSFET מאַניאַפאַקטשערערז אויך פאָרזעצן צו פֿאַרבעסערן פּאַקקאַגינג טעכנאָלאָגיע. אויף דער באזע פון קאַמפּאַטאַבילאַטי מיט נאָרמאַל אויסזען ספּעסאַפאַקיישאַנז, זיי פאָרשלאָגן נייַ פּאַקקאַגינג שאַפּעס און פאַרשרייַבן טריידמאַרק נעמען פֿאַר די נייַע פּאַקידזשיז וואָס זיי אַנטוויקלען.

1, RENESAS WPAK, LFPAK און LFPAK-I פּאַקאַדזשאַז

WPAK איז אַ הויך היץ ראַדיאַציע פּעקל דעוועלאָפּעד דורך Renesas. דורך נאָכמאַכן די D-PAK פּעקל, די שפּאָן היץ זינקען איז וועלדעד צו די מאָטהערבאָאַרד, און די היץ איז דיסאַפּייטיד דורך די מאָטהערבאָאַרד, אַזוי אַז די קליין פּעקל WPAK קענען אויך דערגרייכן די רעזולטאַט קראַנט פון D-PAK. WPAK-D2 פּאַקידזשיז צוויי הויך / נידעריק MOSFETs צו רעדוצירן וויירינג ינדאַקטאַנס.

Renesas WPAK פּעקל גרייס

LFPAK און LFPAK-I זענען צוויי אנדערע קליין פאָרעם-פאַקטאָר פּאַקאַדזשאַז דעוועלאָפּעד דורך Renesas וואָס זענען קאַמפּאַטאַבאַל מיט SO-8. LFPAK איז ענלעך צו D-PAK, אָבער קלענערער ווי D-PAK. LFPAK-i לייגט די היץ זינקען אַרוף צו דיסאַפּייט היץ דורך די היץ זינקען.

Renesas LFPAK און LFPAK-I פּאַקאַדזשאַז

2. ווישייַ פּאָווער-פּאַק און פּאָלאַר-פּאַק פּאַקקאַגינג

Power-PAK איז די MOSFET פּעקל נאָמען רעגיסטרירט דורך Vishay Corporation. Power-PAK כולל צוויי ספּעסאַפאַקיישאַנז: Power-PAK1212-8 און Power-PAK SO-8.

Vishay Power-PAK1212-8 פּעקל

Vishay Power-PAK SO-8 פּעקל

Polar PAK איז אַ קליין פּעקל מיט טאָפּל-סיידאַד היץ דיסיפּיישאַן און איז איינער פון Vishay ס האַרץ פּאַקקאַגינג טעקנאַלאַדזשיז. Polar PAK איז די זעלבע ווי דער פּראָסט אַזוי-8 פּעקל. עס האט דיסיפּיישאַן ווייזט אויף ביידע די אויבערשטער און נידעריקער זייטן פון די פּעקל. עס איז נישט גרינג צו אָנקלייַבן היץ ין דער פּעקל און קענען פאַרגרעסערן די קראַנט געדיכטקייַט פון די אַפּערייטינג קראַנט צו צוויי מאָל אַז פון SO-8. דערווייַל, Vishay האט לייסאַנסט Polar PAK טעכנאָלאָגיע צו STMicroelectronics.

Vishay Polar PAK פּעקל

3. אָנסעמי SO-8 און WDFN8 פלאַך פירן פּאַקאַדזשאַז

ON Semiconductor האט דעוועלאָפּעד צוויי טייפּס פון פלאַך-בלייַ MOSFETs, צווישן וואָס די SO-8 קאַמפּאַטאַבאַל פלאַך-בליי אָנעס זענען געניצט דורך פילע באָרדז. ON Semiconductor ס ניי לאָנטשט NVMx און NVTx מאַכט MOSFETs נוצן סאָליד DFN5 (SO-8FL) און WDFN8 פּאַקאַדזשאַז צו מינאַמייז קאַנדאַקשאַן לאָססעס. עס אויך פֿעיִקייטן נידעריק QG און קאַפּאַסאַטאַנס צו מינאַמייז שאָפער לאָססעס.

אויף סעמיקאַנדאַקטער SO-8 פלאַך פירן פּאַקקאַגע

ON Semiconductor WDFN8 פּעקל

4. NXP LFPAK און QLPAK פּאַקקאַגינג

NXP (אַמאָל פילפּס) האט ימפּרוווד SO-8 פּאַקקאַגינג טעכנאָלאָגיע אין LFPAK און QLPAK. צווישן זיי, LFPAK איז גערעכנט ווי די מערסט פאַרלאָזלעך מאַכט SO-8 פּעקל אין דער וועלט; בשעת QLPAK האט די קעראַקטעריסטיקס פון קליין גרייס און העכער היץ דיסיפּיישאַן עפעקטיווקייַט. קאַמפּערד מיט פּראָסט SO-8, QLPAK אַקיאַפּייז אַ פּקב ברעט שטח פון 6 * 5 מם און האט אַ טערמאַל קעגנשטעל פון 1.5 ק / וו.

NXP LFPAK פּעקל

NXP QLPAK פּאַקקאַגינג

4. סט סעמיקאַנדאַקטער פּאָווערסאָ-8 פּעקל

STMicroelectronics מאַכט MOSFET שפּאָן פּאַקקאַגינג טעקנאַלאַדזשיז אַרייַננעמען SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, עטק צווישן זיי, Power SO-8 איז אַ ימפּרוווד ווערסיע פון SO-8. אין אַדישאַן, עס זענען PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 און אנדערע פּאַקאַדזשאַז.

STMicroelectronics Power SO-8 פּעקל

5. פאַירטשילד סעמיקאַנדאַקטער פּאָווער 56 פּעקל

פּאָווער 56 איז די ויסשליסיק נאָמען פון Farichild, און זיין באַאַמטער נאָמען איז DFN5 × 6. זיין פּאַקקאַגינג געגנט איז פאַרגלייַכלעך מיט די קאַמאַנלי געוויינט TSOP-8, און די דין פּעקל סאַוועס די הייך פון די קאָמפּאָנענט רעשוס, און די טערמאַל-פּאַד פּלאַן אין די דנאָ ראַדוסאַז טערמאַל קעגנשטעל. דעריבער, פילע מאַכט מיטל מאַניאַפאַקטשערערז האָבן דיפּלויד DFN5 × 6.

פאַירטשילד פּאָווער 56 פּעקל

6. אינטערנאַציאָנאַלער רעקטאַפייער (יר) דירעקט פעט פּעקל

דירעקט FET גיט עפעקטיוו אויבערשטער קאָאָלינג אין אַ SO-8 אָדער קלענערער שפּור און איז פּאַסיק פֿאַר אַק-דק און דק-דק מאַכט קאַנווערזשאַן אַפּלאַקיישאַנז אין קאָמפּיוטערס, לאַפּטאַפּס, טעלאַקאַמיונאַקיישאַנז און קאַנסומער עלעקטראָניק ויסריכט. די קאַנסטראַקשאַן פון די מעטאַל קאַסטן פון DirectFET גיט טאָפּל-סיידאַד היץ דיסיפּיישאַן, יפעקטיוולי דאַבלינג די קראַנט האַנדלינג קייפּאַבילאַטיז פון הויך-אָפטקייַט דק-דק באַק קאַנווערטערז קאַמפּערד מיט נאָרמאַל פּלאַסטיק דיסקרעטע פּאַקאַדזשאַז. די דירעקט FET פּעקל איז אַ פאַרקערט-מאָונטעד טיפּ, מיט די פליסן (ד) היץ זינקען פייסינג אַרוף און באדעקט מיט אַ מעטאַל שאָל, דורך וואָס היץ איז דיסאַפּייטיד. דירעקט FET פּאַקקאַגינג ימפּרוווז די היץ דיסיפּיישאַן און נעמט ווייניקער פּלאַץ מיט גוט היץ דיסיפּיישאַן.

סאַמערייז

אין דער צוקונפֿט, ווי די עלעקטראָניש מאַנופאַקטורינג אינדוסטריע האלט צו אַנטוויקלען אין דער ריכטונג פון הינטער-דין, מיניאַטוריזאַטיאָן, נידעריק וואָולטידזש און הויך קראַנט, די אויסזען און ינערלעך פּאַקקאַגינג סטרוקטור פון MOSFET וועט אויך טוישן צו בעסער אַדאַפּט צו די אַנטוויקלונג באדערפענישן פון די מאַנופאַקטורינג. אינדוסטריע. אין אַדישאַן, אין סדר צו נידעריקער דער סעלעקציע שוועל פֿאַר עלעקטראָניש מאַניאַפאַקטשערערז, דער גאַנג פון MOSFET אַנטוויקלונג אין דער ריכטונג פון מאַדזשאַלעריזיישאַן און סיסטעם-מדרגה פּאַקקאַגינג וועט ווערן ינקריסינגלי קלאָר ווי דער טאָג, און פּראָדוקטן וועט אַנטוויקלען אין אַ קאָואָרדאַנייטיד שטייגער פֿון קייפל דימענשאַנז אַזאַ ווי פאָרשטעלונג און פּרייַז. . פּעקל איז איינער פון די וויכטיק רעפֿערענץ סיבות פֿאַר MOSFET סעלעקציע. פאַרשידענע עלעקטראָניש פּראָדוקטן האָבן פאַרשידענע עלעקטריקאַל רעקווירעמענץ, און פאַרשידענע ייַנמאָנטירונג ינווייראַנמאַנץ אויך דאַרפן וואָס ריכטן גרייס ספּעסאַפאַקיישאַנז צו טרעפן. אין פאַקטיש סעלעקציע, די באַשלוס זאָל זיין געמאכט לויט די פאַקטיש באדערפענישן אונטער די אַלגעמיינע פּרינציפּ. עטלעכע עלעקטראָניש סיסטעמען זענען לימיטעד דורך די גרייס פון די פּקב און ינערלעך הייך. פֿאַר בייַשפּיל, מאָדולע מאַכט סופּפּליעס פון קאָמוניקאַציע סיסטעמען יוזשאַוואַלי נוצן DFN5 * 6 און DFN3 * 3 פּאַקאַדזשאַז רעכט צו הייך ריסטריקשאַנז; אין עטלעכע ACDC מאַכט סאַפּלייז, הינטער-דין דיזיינז אָדער רעכט צו שאָל לימיטיישאַנז זענען פּאַסיק פֿאַר אַסעמבאַלינג TO220 פּאַקידזשד מאַכט MOSFETs. אין דעם צייט, די פּינס קענען זיין ינסערטאַד גלייַך אין דער וואָרצל, וואָס איז נישט פּאַסיק פֿאַר TO247 פּאַקידזשד פּראָדוקטן; עטלעכע הינטער-דין דיזיינז דאַרפן די מיטל פּינס צו זיין בענט און געלייגט פלאַך, וואָס וועט פאַרגרעסערן די קאַמפּלעקסיטי פון MOSFET סעלעקציע.

ווי צו קלייַבן MOSFET

אן אינזשעניר האט מיר אמאל געזאגט אז ער האט קיינמאל נישט געקוקט אויפן ערשטן זייט פון א MOSFET דאטא-בלעטל ווייל די "פראקטישע" אינפארמאציע האט זיך נאר ארויסגעשטעלט אויפן צווייטן זייט און ווייטער. כמעט יעדער בלאַט אויף אַ MOSFET דאַטן בלאַט כּולל ווערטפול אינפֿאָרמאַציע פֿאַר דיזיינערז. אָבער עס איז ניט שטענדיק קלאָר ווי צו טייַטשן די דאַטן צוגעשטעלט דורך מאַניאַפאַקטשערערז.

דער אַרטיקל דיסקרייבד עטלעכע פון די שליסל ספּעסאַפאַקיישאַנז פון MOSFETs, ווי זיי זענען סטייטיד אויף די דאַטאַשיט און די קלאָר בילד איר דאַרפֿן צו פֿאַרשטיין זיי. ווי רובֿ עלעקטראָניש דעוויסעס, MOSFETs זענען אַפעקטאַד דורך אַפּערייטינג טעמפּעראַטור. אַזוי עס איז וויכטיק צו פֿאַרשטיין די פּראָבע טנאָים אונטער וואָס די דערמאנט ינדאַקייטערז זענען געווענדט. עס איז אויך קריטיש צו פֿאַרשטיין צי די ינדאַקייטערז איר זען אין די "פּראָדוקט הקדמה" זענען "מאַקסימום" אָדער "טיפּיש" וואַלועס, ווייַל עטלעכע דאַטן שיץ טאָן ניט קלאָר.

וואָולטידזש מיינונג

די ערשטיק כאַראַקטעריסטיש וואָס דיטערמאַנז אַ MOSFET איז זיין פליסן-מקור וואָולטידזש VDS, אָדער "פליסן-מקור ברייקדאַון וואָולטידזש", וואָס איז די העכסטן וואָולטידזש וואָס די MOSFET קענען וויטסטאַנד אָן שעדיקן ווען די טויער איז קורץ-סירקויטעד צו די מקור און די פליסן קראַנט איז 250μA. . VDS איז אויך גערופן די "אַבסאָלוט מאַקסימום וואָולטידזש ביי 25 ° C", אָבער עס איז וויכטיק צו געדענקען אַז די אַבסאָלוט וואָולטידזש איז טעמפּעראַטור אָפענגיק, און עס איז יוזשאַוואַלי אַ "VDS טעמפּעראַטור קאָואַפישאַנט" אין די דאַטן בלאַט. איר אויך דאַרפֿן צו פֿאַרשטיין אַז מאַקסימום VDS איז די דק וואָולטידזש פּלוס וואָולטידזש ספּייקס און ריפּאַלז וואָס קען זיין פאָרשטעלן אין דעם קרייַז. פֿאַר בייַשפּיל, אויב איר נוצן אַ 30 וו מיטל אויף אַ 30 וו מאַכט צושטעלן מיט אַ 100 מוו, 5 נס ספּייק, די וואָולטידזש וועט יקסיד די אַבסאָלוט מאַקסימום לימיט פון די מיטל און די מיטל קען אַרייַן לאַווינע מאָדע. אין דעם פאַל, די רילייאַבילאַטי פון די MOSFET קענען ניט זיין געראַנטיד. אין הויך טעמפּעראַטורעס, די טעמפּעראַטור קאָואַפישאַנט קענען באטייטיק טוישן די ברייקדאַון וואָולטידזש. פֿאַר בייַשפּיל, עטלעכע N-קאַנאַל MOSFETs מיט אַ וואָולטידזש ראַנג פון 600 וו האָבן אַ positive טעמפּעראַטור קאָואַפישאַנט. ווען זיי דערגרייכן זייער מאַקסימום קנופּ טעמפּעראַטור, די טעמפּעראַטור קאָואַפישאַנט ז די MOSFETs צו ביכייוו ווי 650V MOSFETs. די פּלאַן כּללים פון פילע MOSFET ניצערס דאַרפן אַ דעראַטינג פאַקטאָר פון 10% צו 20%. אין עטלעכע דיזיינז, קאַנסידערינג אַז די פאַקטיש ברייקדאַון וואָולטידזש איז 5% צו 10% העכער ווי די רייטאַד ווערט ביי 25 ° C, אַ קאָראַספּאַנדינג נוציק פּלאַן גרענעץ וועט זיין מוסיף צו די פאַקטיש פּלאַן, וואָס איז זייער וווילטויק פֿאַר די פּלאַן. גלייך וויכטיק צו די ריכטיק סעלעקציע פון MOSFETs איז צו פֿאַרשטיין די ראָלע פון די טויער-מקור וואָולטידזש VGS בעשאַס די קאַנדאַקשאַן פּראָצעס. דער וואָולטידזש איז די וואָולטידזש וואָס ינשורז פול קאַנדאַקשאַן פון די MOSFET אונטער אַ געגעבן מאַקסימום RDS (אויף) צושטאַנד. דאָס איז וואָס די אויף-קעגנשטעל איז שטענדיק שייך צו די VGS מדרגה, און עס איז בלויז אין דעם וואָולטידזש אַז די מיטל קענען זיין אויסגעדרייט אויף. אַ וויכטיק פּלאַן קאַנסאַקוואַנס איז אַז איר קענען נישט קער די MOSFET גאָר אויף מיט אַ וואָולטידזש נידעריקער ווי די מינימום VGS געניצט צו דערגרייכן די RDS (אויף) שאַץ. צום ביישפּיל, צו פאָר אַ MOSFET גאָר אויף מיט אַ 3.3 וו מיקראָקאָנטראָללער, איר דאַרפֿן צו קענען צו ווענדן די MOSFET אין VGS = 2.5 וו אָדער נידעריקער.

אויף-קעגנשטעל, טויער אָפּצאָל, און "פיגור פון זכות"

די אויף-קעגנשטעל פון אַ MOSFET איז שטענדיק באשלאסן ביי איין אָדער מער טויער-צו-מקור וואָולטאַדזשאַז. די מאַקסימום RDS (אויף) שיעור קענען זיין 20% צו 50% העכער ווי די טיפּיש ווערט. די מאַקסימום שיעור פון RDS (אויף) יוזשאַוואַלי רעפערס צו די ווערט אין אַ קנופּ טעמפּעראַטור פון 25 ° C. ביי העכער טעמפּעראַטורעס, RDS (אויף) קענען פאַרגרעסערן מיט 30% צו 150%, ווי געוויזן אין פיגורע 1. זינט RDS (אויף) ענדערונגען מיט טעמפּעראַטור און די מינימום קעגנשטעל ווערט קענען ניט זיין געראַנטיד, דיטעקטינג קראַנט באזירט אויף RDS (אויף) איז נישט. אַ זייער פּינטלעך אופֿן.

RDS (אויף) ינקריסיז מיט טעמפּעראַטור אין די קייט פון 30% צו 150% פון די מאַקסימום אַפּערייטינג טעמפּעראַטור

פיגורע 1 רדס (אויף) ינקריסיז מיט טעמפּעראַטור אין די קייט פון 30% צו 150% פון די מאַקסימום אַפּערייטינג טעמפּעראַטור

אויף-קעגנשטעל איז זייער וויכטיק פֿאַר ביידע N-קאַנאַל און פּ-קאַנאַל MOSFETs. אין סוויטשינג מאַכט סאַפּלייז, Qg איז אַ שליסל סעלעקציע קריטעריע פֿאַר N-קאַנאַל MOSFETs געניצט אין סוויטשינג מאַכט סאַפּלייז ווייַל Qg אַפעקץ סוויטשינג לאָססעס. די לאָססעס האָבן צוויי יפעקץ: איינער איז די סוויטשינג צייט וואָס אַפעקץ די MOSFET אויף און אַוועק; די אנדערע איז די ענערגיע פארלאנגט צו באַשולדיקן די טויער קאַפּאַסאַטאַנס בעשאַס יעדער סוויטשינג פּראָצעס. איין זאַך צו האַלטן אין זינען איז אַז Qg דעפּענדס אויף די טויער-מקור וואָולטידזש, אפילו אויב ניצן אַ נידעריקער Vgs ראַדוסאַז סוויטשינג לאָססעס. ווי אַ שנעל וועג צו פאַרגלייַכן MOSFETs בדעה פֿאַר נוצן אין סוויטשינג אַפּלאַקיישאַנז, דיזיינערז אָפט נוצן אַ מעשונעדיק פאָרמולע קאַנסיסטינג פון RDS (אויף) פֿאַר קאַנדאַקשאַן לאָססעס און Qg פֿאַר סוויטשינג לאָססעס: RDS (on) xQg. דער "פיגור פון זכות" (FOM) סאַמערייזיז די פאָרשטעלונג פון די מיטל און אַלאַוז MOSFETs צו זיין קאַמפּערד אין טערמינען פון טיפּיש אָדער מאַקסימום וואַלועס. צו ענשור אַ פּינטלעך פאַרגלייַך צווישן דעוויסעס, איר דאַרפֿן צו מאַכן זיכער אַז דער זעלביקער VGS איז געניצט פֿאַר RDS(on) און Qg, און אַז די טיפּיש און מאַקסימום וואַלועס זענען נישט געמישט צוזאַמען אין דער ויסגאַבע. נידעריקער FOM וועט געבן איר בעסער פאָרשטעלונג אין סוויטשינג אַפּלאַקיישאַנז, אָבער עס איז נישט געראַנטיד. דער בעסטער פאַרגלייַך רעזולטאטן קענען זיין באקומען בלויז אין אַ פאַקטיש קרייַז, און אין עטלעכע פאלן די קרייַז קען זיין פיין-טונד פֿאַר יעדער MOSFET. רייטאַד קראַנט און מאַכט דיסיפּיישאַן, באזירט אויף פאַרשידענע פּראָבע טנאָים, רובֿ MOSFETs האָבן איין אָדער מער קעסיידערדיק פליסן קעראַנץ אין די דאַטן בלאַט. איר וועט וועלן צו קוקן אין די דאַטן בלאַט קערפאַלי צו רעכענען צי די ראַנג איז אין די ספּעסיפיעד פאַל טעמפּעראַטור (למשל TC = 25 ° C), אָדער אַמביאַנט טעמפּעראַטור (למשל TA = 25 ° C). וואָס פון די וואַלועס איז מערסט באַטייַטיק וועט אָפענגען אויף די קעראַקטעריסטיקס פון די מיטל און אַפּלאַקיישאַן (זען פיגורע 2).

כל אַבסאָלוט מאַקסימום קראַנט און מאַכט וואַלועס זענען פאַקטיש דאַטן

פיגורע 2 אַלע אַבסאָלוט מאַקסימום קראַנט און מאַכט וואַלועס זענען פאַקטיש דאַטן

פֿאַר קליין ייבערפלאַך אָנקלאַפּן דעוויסעס געניצט אין כאַנדכעלד דעוויסעס, די מערסט באַטייַטיק קראַנט מדרגה קען זיין אַז אין אַ אַמביאַנט טעמפּעראַטור פון 70 °C. פֿאַר גרויס עקוויפּמענט מיט היץ סינקס און געצווונגען לופט קאָאָלינג, די קראַנט מדרגה בייַ TA = 25 ℃ קען זיין נעענטער צו די פאַקטיש סיטואַציע. פֿאַר עטלעכע דעוויסעס, די שטאַרבן קענען שעפּן מער קראַנט אין זייַן מאַקסימום קנופּ טעמפּעראַטור ווי די פּעקל לימאַץ. אין עטלעכע דאַטן שיץ, דעם "שטאַרבן-לימיטעד" קראַנט מדרגה איז נאָך אינפֿאָרמאַציע צו די "פּעקל-לימיטעד" קראַנט מדרגה, וואָס קענען געבן איר אַ געדאַנק פון די ראָובאַסטנאַס פון די שטאַרבן. ענלעך קאַנסידעריישאַנז אַפּלייז צו קעסיידערדיק מאַכט דיסיפּיישאַן, וואָס דעפּענדס ניט בלויז אויף טעמפּעראַטור אָבער אויך אויף צייט. ימאַדזשאַן אַ מיטל אַפּערייטינג קאַנטיניואַסלי ביי פּד = 4 וו פֿאַר 10 סעקונדעס ביי TA = 70 ℃. וואָס קאַנסטאַטוץ אַ "קערער" צייט פּעריאָד וועט בייַטן באזירט אויף די MOSFET פּעקל, אַזוי איר וועט וועלן צו נוצן די נאָרמאַלייזד טערמאַל טראַנזשאַנט ימפּידאַנס פּלאַנעווען פון די דאַטאַשיט צו זען ווי די מאַכט דיסיפּיישאַן קוקט ווי נאָך 10 סעקונדעס, 100 סעקונדעס אָדער 10 מינוט. . ווי געוויזן אין פיגורע 3, די טערמאַל קעגנשטעל קאָואַפישאַנט פון דעם ספּעשאַלייזד מיטל נאָך אַ 10-סעקונדן דויפעק איז בעערעך 0.33, וואָס מיטל אַז אַמאָל די פּעקל ריטשאַז טערמאַל זעטיקונג נאָך בעערעך 10 מינוט, די מיטל ס היץ דיסיפּיישאַן קאַפּאַציטעט איז בלויז 1.33 וו אַנשטאָט פון 4 וו. . כאָטש די היץ דיסיפּיישאַן קאַפּאַציטעט פון די מיטל קענען דערגרייכן וועגן 2 וו אונטער גוט קאָאָלינג.

פיגורע 3 טערמאַל קעגנשטעל פון MOSFET ווען מאַכט דויפעק איז געווענדט

אין פאַקט, מיר קענען טיילן ווי צו קלייַבן MOSFET אין פיר סטעפּס.

דער ערשטער שריט: קלייַבן N קאַנאַל אָדער P קאַנאַל

דער ערשטער שריט אין טשוזינג די רעכט מיטל פֿאַר דיין פּלאַן איז צו באַשליסן צי צו נוצן אַ N-קאַנאַל אָדער פּ-קאַנאַל MOSFET. אין אַ טיפּיש מאַכט אַפּלאַקיישאַן, ווען אַ MOSFET איז קאָננעקטעד צו ערד און די מאַסע איז קאָננעקטעד צו די מיינז וואָולטידזש, די MOSFET פארמען די נידעריק-זייַט באַשטימען. אין די נידעריק-זייַט באַשטימען, N-קאַנאַל MOSFETs זאָל זיין געוויינט רעכט צו באַטראַכטונג פון די וואָולטידזש פארלאנגט צו קער די מיטל אַוועק אָדער אויף. ווען די MOSFET איז קאָננעקטעד צו די ויטאָבוס און לאָדן צו ערד, אַ הויך-זייַט באַשטימען איז געניצט. פּ-קאַנאַל MOSFETs זענען יוזשאַוואַלי געניצט אין דעם טאָפּאָלאָגי, וואָס איז אויך רעכט צו וואָולטידזש פאָר קאַנסידעריישאַנז. צו אויסקלייַבן די רעכט מיטל פֿאַר דיין אַפּלאַקיישאַן, איר מוזן באַשטימען די וואָולטידזש פארלאנגט צו פאָר די מיטל און די יזיאַסט וועג צו טאָן דאָס אין דיין פּלאַן. דער ווייַטער שריט איז צו באַשטימען די פארלאנגט וואָולטידזש ראַנג, אָדער די מאַקסימום וואָולטידזש די מיטל קענען וויטסטאַנד. די העכער די וואָולטידזש ראַנג, די העכער די פּרייַז פון די מיטל. לויט פּראַקטיש דערפאַרונג, די רייטאַד וואָולטידזש זאָל זיין גרעסער ווי די מיינז וואָולטידזש אָדער ויטאָבוס וואָולטידזש. דאָס וועט צושטעלן גענוג שוץ אַזוי אַז די MOSFET וועט נישט פאַרלאָזן. ווען סאַלעקטינג אַ MOSFET, עס איז נייטיק צו באַשטימען די מאַקסימום וואָולטידזש וואָס קענען זיין טאָלעראַטעד פון די פליסן צו די מקור, דאָס איז די מאַקסימום VDS. עס איז וויכטיק צו וויסן אַז די מאַקסימום וואָולטידזש אַ MOSFET קענען וויטסטאַנד ענדערונגען מיט טעמפּעראַטור. דיזיינערז מוזן פּרובירן וואָולטידזש ווערייישאַנז איבער די גאנצע אַפּערייטינג טעמפּעראַטור קייט. די רייטאַד וואָולטידזש מוזן האָבן גענוג גרענעץ צו דעקן דעם ווערייישאַן קייט צו ענשור אַז די קרייַז וועט נישט פאַרלאָזן. אנדערע זיכערקייַט סיבות וואָס פּלאַן ענדזשאַנירז דאַרפֿן צו באַטראַכטן אַרייַננעמען וואָולטידזש טראַנזיאַנץ ינדוסט דורך סוויטשינג עלעקטראָניק אַזאַ ווי מאָטאָרס אָדער טראַנספאָרמערס. רייטאַד וואָולטאַדזשאַז בייַטן פֿאַר פאַרשידענע אַפּלאַקיישאַנז; טיפּיקאַללי, 20 וו פֿאַר פּאָרטאַטיוו דעוויסעס, 20-30 וו פֿאַר פפּגאַ מאַכט סאַפּלייז, און 450-600 וו פֿאַר 85-220 וואַק אַפּלאַקיישאַנז.

שריט 2: באַשטימען די רייטאַד קראַנט

די רגע שריט איז צו קלייַבן די קראַנט ראַנג פון די MOSFET. דעפּענדינג אויף די קרייַז קאַנפיגיעריישאַן, דעם רייטאַד קראַנט זאָל זיין די מאַקסימום קראַנט וואָס די מאַסע קענען וויטסטאַנד אונטער אַלע צושטאנדן. ענלעך צו די וואָולטידזש סיטואַציע, דער דיזיינער מוזן ענשור אַז די MOSFET אויסגעקליבן קענען וויטסטאַנד דעם קראַנט ראַנג, אפילו ווען די סיסטעם דזשענערייץ קראַנט ספּייקס. די צוויי קראַנט באדינגונגען זענען קעסיידערדיק מאָדע און דויפעק ספּייק. אין קעסיידערדיק קאַנדאַקשאַן מאָדע, די MOSFET איז אין אַ פעסט שטאַט, ווו קראַנט פלאָוז קאַנטיניואַסלי דורך די מיטל. א דויפעק ספּייק רעפערס צו אַ גרויס סערדזש (אָדער ספּייק קראַנט) פלאָוינג דורך די מיטל. אַמאָל די מאַקסימום קראַנט אונטער די באדינגונגען איז באשלאסן, עס איז פשוט אַ ענין פון סאַלעקטינג אַ מיטל וואָס קענען שעפּן דעם מאַקסימום קראַנט. נאָך סעלעקטינג די רייטאַד קראַנט, די קאַנדאַקשאַן אָנווער מוזן אויך זיין קאַלקיאַלייטיד. אין פאַקטיש סיטואַטיאָנס, MOSFET איז נישט אַן אידעאל מיטל ווייַל עס איז ילעקטריקאַל ענערגיע אָנווער בעשאַס די קאַנדאַקשאַן פּראָצעס, וואָס איז גערופן קאַנדאַקשאַן אָנווער. א MOSFET ביכייווז ווי אַ בייַטעוודיק רעסיסטאָר ווען "אויף", וואָס איז באשלאסן דורך די RDS (ON) פון די מיטל און ענדערונגען באטייטיק מיט טעמפּעראַטור. די מאַכט אָנווער פון די מיטל קענען זיין קאַלקיאַלייטיד דורך Iload2 × RDS (ON). זינט די אויף-קעגנשטעל ענדערונגען מיט טעמפּעראַטור, די מאַכט אָנווער וועט אויך טוישן פּראַפּאָרשנאַלי. די העכער די וואָולטידזש VGS געווענדט צו די MOSFET, די קלענערער די RDS(ON) וועט זיין; פאַרקערט, די העכער די RDS(ON) וועט זיין. פֿאַר די סיסטעם דיזיינער, דאָס איז ווו די האַנדל-אָפס קומען אין דיפּענדינג אויף די סיסטעם וואָולטידזש. פֿאַר פּאָרטאַטיוו דיזיינז, עס איז גרינגער (און מער געוויינטלעך) צו נוצן נידעריקער וואָולטידזש, בשעת פֿאַר ינדאַסטרי דיזיינז, העכער וואָולטאַדזשאַז קענען זיין געוויינט. באַמערקונג אַז די RDS (ON) קעגנשטעל וועט העכערונג אַ ביסל מיט קראַנט. ווערייישאַנז אין פאַרשידן עלעקטריקאַל פּאַראַמעטערס פון די RDS (ON) רעסיסטאָר קענען זיין געפֿונען אין די טעכניש דאַטן בלאַט צוגעשטעלט דורך דער פאַבריקאַנט. טעכנאָלאָגיע האט אַ באַטייטיק פּראַל אויף מיטל קעראַקטעריסטיקס, ווייַל עטלעכע טעקנאַלאַדזשיז טענד צו פאַרגרעסערן RDS (ON) ווען ינקריסינג די מאַקסימום VDS. פֿאַר אַזאַ אַ טעכנאָלאָגיע, אויב איר בדעה צו רעדוצירן VDS און RDS(ON), איר האָבן צו פאַרגרעסערן די שפּאָן גרייס, און דערמיט פאַרגרעסערן די וואָס ריכטן פּעקל גרייס און פֿאַרבונדענע אַנטוויקלונג קאָס. עס זענען עטלעכע טעקנאַלאַדזשיז אין די אינדוסטריע טריינג צו קאָנטראָלירן די פאַרגרעסערן אין שפּאָן גרייס, די מערסט וויכטיק פון זיי זענען קאַנאַל און אָפּצאָל באַלאַנסינג טעקנאַלאַדזשיז. אין טרענטש טעכנאָלאָגיע, אַ טיף טרענטש איז עמבעדיד אין די ווייפער, יוזשאַוואַלי רעזערווירט פֿאַר נידעריק וואָולטאַדזשאַז, צו רעדוצירן די קעגנשטעל RDS (ON). אין סדר צו רעדוצירן די פּראַל פון מאַקסימום VDS אויף RDS (ON), אַן עפּיטאַקסיאַל גראָוט זייַל / עטשינג זייַל פּראָצעס איז געניצט בעשאַס די אַנטוויקלונג פּראָצעס. למשל, Fairchild Semiconductor האט דעוועלאָפּעד אַ טעכנאָלאָגיע גערופן SuperFET וואָס מוסיף נאָך מאַנופאַקטורינג סטעפּס פֿאַר RDS (ON) רעדוקציע. דער פאָקוס אויף RDS (ON) איז וויכטיק ווייַל ווי די ברייקדאַון וואָולטידזש פון אַ נאָרמאַל MOSFET ינקריסיז, RDS (ON) ינקריסיז עקספּאָונענשאַלי און פירט צו אַ פאַרגרעסערן אין די גרייס. דער SuperFET פּראָצעס ענדערונגען די עקספּאָונענשאַל שייכות צווישן RDS (ON) און ווייפער גרייס אין אַ לינעאַר שייכות. אין דעם וועג, SuperFET דעוויסעס קענען דערגרייכן ידעאַל נידעריק RDS (ON) אין קליין שטאַרבן סיזעס, אפילו מיט ברייקדאַון וואָולטידזש אַרויף צו 600 וו. דער רעזולטאַט איז אַז ווייפער גרייס קענען זיין רידוסט מיט אַרויף צו 35%. פֿאַר סוף ניצערס, דאָס מיטל אַ באַטייטיק רעדוקציע אין פּעקל גרייס.

טרעטן דריי: באַשטימען טערמאַל רעקווירעמענץ

דער ווייַטער שריט אין סאַלעקטינג אַ MOSFET איז צו רעכענען די טערמאַל באדערפענישן פון די סיסטעם. דיזיינערז מוזן באַטראַכטן צוויי פאַרשידענע סינעריאָוז, די ערגסט-פאַל סצענאַר און די פאַקטיש-וועלט סצענאַר. עס איז רעקאַמענדיד צו נוצן די ערגסט-פאַל כעזשבן רעזולטאַט, ווייַל דער רעזולטאַט גיט אַ גרעסערע זיכערקייַט גרענעץ און ינשורז אַז די סיסטעם וועט נישט פאַרלאָזן. עס זענען אויך עטלעכע מעזשערמאַנט דאַטן וואָס דאַרפֿן ופמערקזאַמקייט אויף די MOSFET דאַטן בלאַט; אַזאַ ווי די טערמאַל קעגנשטעל צווישן די סעמיקאַנדאַקטער קנופּ פון די פּאַקידזשד מיטל און די סוויווע, און די מאַקסימום קנופּ טעמפּעראַטור. די קנופּ טעמפּעראַטור פון די מיטל איז גלייַך צו די מאַקסימום אַמביאַנט טעמפּעראַטור פּלוס די פּראָדוקט פון טערמאַל קעגנשטעל און מאַכט דיסיפּיישאַן (קנופּ טעמפּעראַטור = מאַקסימום אַמביאַנט טעמפּעראַטור + [טערמאַל קעגנשטעל × מאַכט דיסיפּיישאַן]). לויט דעם יקווייזשאַן, די מאַקסימום מאַכט דיסיפּיישאַן פון די סיסטעם קענען זיין סאַלווד, וואָס איז גלייַך צו I2 × RDS (ON) דורך דעפֿיניציע. זינט דער דיזיינער האט באשלאסן די מאַקסימום קראַנט וואָס וועט פאָרן דורך די מיטל, RDS(ON) קענען זיין קאַלקיאַלייטיד ביי פאַרשידענע טעמפּעראַטורעס. עס איז כדאי צו באמערקן אַז ווען דילינג מיט פּשוט טערמאַל מאָדעלס, דיזיינערז מוזן אויך באַטראַכטן די טערמאַל קאַפּאַציטעט פון די סעמיקאַנדאַקטער קנופּ / מיטל פאַל און פאַל / סוויווע; דאָס ריקווייערז אַז די געדרוקט קרייַז ברעט און פּעקל זאָל נישט היץ אַרויף מיד. לאַווינע ברייקדאַון מיטל אַז די פאַרקערט וואָולטידזש אויף די סעמיקאַנדאַקטער מיטל יקסידז די מאַקסימום ווערט און פארמען אַ שטאַרק עלעקטריק פעלד צו פאַרגרעסערן די קראַנט אין די מיטל. דעם קראַנט וועט דיסאַפּייט מאַכט, פאַרגרעסערן די טעמפּעראַטור פון די מיטל, און עפשער שעדיקן די מיטל. סעמיקאַנדאַקטער קאָמפּאַניעס וועלן דורכפירן לאַווינע טעסטינג אויף דעוויסעס, רעכענען זייער לאַווינע וואָולטידזש אָדער פּרובירן די שטאַרקייט פון די מיטל. עס זענען צוויי מעטהאָדס פֿאַר קאַלקיאַלייטינג רייטאַד לאַווינע וואָולטידזש; איינער איז סטאַטיסטיש אופֿן און די אנדערע איז טערמאַל כעזשבן. טערמאַל כעזשבן איז וויידלי געניצט ווייַל עס איז מער פּראַקטיש. פילע קאָמפּאַניעס האָבן צוגעשטעלט דעטאַילס פון זייער מיטל טעסטינג. למשל, פאַירטשילד סעמיקאַנדאַקטער גיט "מאַכט מאָספעט לאַווינע גיידליינז" (מאַכט מאָספעט אַוואַלאַנטשע גיידליינז - קענען זיין דאַונלאָודיד פון די פאַירטשילד וועבזייטל). אין אַדישאַן צו קאַמפּיוטינג, טעכנאָלאָגיע אויך האט אַ גרויס השפּעה אויף די לאַווינע ווירקונג. פֿאַר בייַשפּיל, אַ פאַרגרעסערן אין די גרייס ינקריסיז לאַווינע קעגנשטעל און לעסאָף ינקריסיז די ראָובאַסטנאַס פון די מיטל. פֿאַר סוף ניצערס, דאָס מיטל ניצן גרעסערע פּאַקאַדזשאַז אין די סיסטעם.

שריט 4: באַשטימען די פאָרשטעלונג פון די באַשטימען

די לעצט שריט אין סעלינג אַ MOSFET איז צו באַשטימען די סוויטשינג פאָרשטעלונג פון די MOSFET. עס זענען פילע פּאַראַמעטערס וואָס ווירקן סוויטשינג פאָרשטעלונג, אָבער די מערסט וויכטיק זענען טויער / פליסן, טויער / מקור און פליסן / מקור קאַפּאַסאַטאַנס. די קאַפּאַסאַטערז מאַכן סוויטשינג לאָססעס אין די מיטל ווייַל זיי זענען באפוילן יעדער מאָל זיי באַשטימען. די סוויטשינג גיכקייַט פון די MOSFET איז דעריבער רידוסט, און די עפעקטיווקייַט פון די מיטל איז אויך רידוסט. צו רעכענען די גאַנץ לאָססעס אין אַ מיטל בעשאַס סוויטשינג, דער דיזיינער מוזן רעכענען די לאָססעס בעשאַס קער-אויף (Eon) און די לאָססעס בעשאַס קער-אַוועק (Eoff). די גאַנץ מאַכט פון די MOSFET באַשטימען קענען זיין אויסגעדריקט דורך די פאלגענדע יקווייזשאַן: Psw = (Eon + Eoff) × סוויטשינג אָפטקייַט. די טויער אָפּצאָל (Qgd) האט די גרעסטע פּראַל אויף סוויטשינג פאָרשטעלונג. באַזירט אויף די וויכטיקייט פון סוויטשינג פאָרשטעלונג, נייַע טעקנאַלאַדזשיז זענען קעסיידער דעוועלאָפּעד צו סאָלווע דעם סוויטשינג פּראָבלעם. ינקרעאַסינג שפּאָן גרייס ינקריסאַז טויער אָפּצאָל; דאָס ינקריסיז די גרייס פון די מיטל. אין סדר צו רעדוצירן סוויטשינג לאָססעס, נייַ טעקנאַלאַדזשיז אַזאַ ווי קאַנאַל דיק דנאָ אַקסאַדיישאַן האָבן ימערדזשד, מיט אַ ציל צו רעדוצירן טויער אָפּצאָל. פֿאַר בייַשפּיל, די נייַע טעכנאָלאָגיע SuperFET קענען מינאַמייז קאַנדאַקשאַן לאָססעס און פֿאַרבעסערן סוויטשינג פאָרשטעלונג דורך רידוסינג RDS (ON) און טויער אָפּצאָל (Qg). אין דעם וועג, MOSFETs קענען קאָפּע מיט הויך-גיכקייַט וואָולטידזש טראַנזיאַנץ (דוו / דט) און קראַנט טראַנזיאַנץ (די / דט) בעשאַס סוויטשינג, און קענען אפילו אַרבעטן רילייאַבלי ביי העכער סוויטשינג פריקוואַנסיז.